2014年2月7日金曜日

タンデム基板 イメージ

こんな感じかな?(間違いがあればご指摘ください。)




11 件のコメント:

  1. まさにこれがほしかったのです!!

    返信削除
  2. asoyaji様

    すごい!素晴らしい!まさしくこのイメージ図通りです。
    ありがとうございます。

    一番下の「他のDAC」を鳴らす場合は、
    P2D機能が無い(1242無し)Cジッタークリーニング基板でもOKです。

    返信削除
  3. 質問ですが、、最下段の変形でのP2D的DSD出力のみ仕様は、1242を1個だけでもいけますよね?
    それに+1個(計2個)でアナログ出しも可能でしたっけ?
    記事解釈の間違いなら、失礼。

    返信削除
    返信
    1. P2D的DSD出力のみ仕様は、1242を1個だけでもOKです。
      それに+1個(計2個)しなくとも、アナログも出ます。

      マスタ基板は、FN1242Aを最少1個搭載でP2D機能、アナログ出力OKです。

      LPF+差動合成を4CH用意すると、とても幸せになれます。

      削除
    2. 半導体計測屋様

      早速のご回答、どうもありがとうございます。大分理解できてきました。

      削除
  4. 半導体計測屋様

     一番下の「他のDAC」を鳴らす場合は、P2D機能が無い(1242無し)Cジッタークリーニング基板でもOKです、とありますが I2s出力を直接 ジッタークリーニング基盤につないで、DACへ出力するということですか?

    返信削除
    返信
    1. >I2s出力を直接 ジッタークリーニング基盤につないで、DACへ出力するということですか?
      おっしゃる通りです。

      Si5317応用回路基板とお考えください。FN1242Aと、P2D変換は無関係です。
      入力条件はマスタクロック22/24MHz PCM最大192kHz128fsです。

      本回路構成は今後、自作DAC界では標準的回路になるであろうと自負しております。
      1242タンデム基板式ジッタークリーニング回路(PATPENDING)とでも命名しておきます。

      削除
    2. 横から失礼します。ジッタークリーニング基盤は、お気楽さんが出してるジッタークリーナーとも違うものなのでしょうか?それとも機能的には同じものですか?

      削除
    3. Si5317搭載、位相調整ハードロジック、マスタクロック22MHz24MHzのみ対応。

      22・24の自動切替には、FSLED2~0と、MUTE_Hが必要。
      combo384RevF以降、エレアトUDA2、UDADop版、
      9211チップ使用DAIでMUTE_Hがでるモノ
      は、自動切替可能。

      エレアトUDA標準版はFSLED2~0あるけどMUTE_Hが無いから自動切替は?
      UDAバルク版等、FSLED2~0が無ければジャンパで固定的選択。

      1242タンデム基板式ジッタークリーニング回路により、アイソレータ経由で入力された
      IISのビットクロック、LRクロック、シリアルデータ全ての信号のジッターを除去して出力。

      削除
  5. SI5317で44.1khzのLRクロックをジッタークリーニングできましたでしょうか。最低が1Mhzだったと思います。シリアルデーターの場合は、ロックしないと思いますがいかがでしょうか。

    返信削除
  6. LRクロック、シリアルデータが、SI5317を通過するのではありません。
    1242タンデム基板式ジッタークリーニング回路を通過します。

    回路図見たら、「なんだよ!それかよ!」って怒られちゃいそうな回路ですが、私の知る範囲では、FN1242A基板では初搭載と思われます。
    基板が届くまでのお楽しみとしてください。

    返信削除