2014年1月16日木曜日

驚きのFN1242A!(2)

FN1242AのマルチビットΔΣ変調器は、PCMを3bitのマルチビット信号に変調し出力しているのだそうだ。DSDは1bitなのでこれは厳密にはDSDとは言えないが、マルチビットの帯域をカバーしたLPFをかければアナログになるので、広義のDSDと言える。1bitよりもマルチビットの方がノイズが少なく音が良くなるので、1bitにこだわる必要はない。

要するに、ΔΣ変調器とはP2Dのようなものなのだ。これは、FN1242Aに限らず、ΔΣ変調を行うDACは、すべて広義のP2Dといえる。PCMの音をそのまま聴いているのだと思っていたら、実はPCMをDSDに変換した音を聴いていたということになる。

FN1242Aは、1チップで「フルーエンシー補完」+「P2D(ΔΣ変調)」+「DSD_DAC(LPF)」を実現している凄いチップだ。せっかっく1チップでこれを実現しているのだから、半導体計測屋さんのように、わざわざ途中からマルチビットDSD信号を取り出し、外部のDSD_DACに入れるのはどうなのか(ノイズやジッターが増えて音に良くないのではないか)と思うが、これは実際にやってみないと分らないし、むしろ外部DSD_DACやLPF(FIRやその他フィルター)で音が変わるのを楽しんでみたいのが人情だ。

ところで【「フルーエンシー補完」+「P2D(ΔΣ変調)」】部分をFPGAで実現することは可能で、(チップ製造の前はすべてFPGAを作りテストしていたのだそうだ)、アナログ変換を外部に任せることになるが、これが実現すると、チップがなくてもFN1242Aの世界が再現される。もちろんチップ(ハードウエア)とFPGA(ソフトウエア)では、音の違いが出るかもしれないが、それはそれでまた面白い。

なお、FN1242Aは、デフォルトでは量子化ビットを16bitで処理する設定となっていて、24bitなどのハイレゾを入力しても16bitにカットされるのだそうだ。24bitのまま処理するには、マイコンでレジスタのBIT1に1をセットする必要があり、(確かにデータシートにそう書いてある)、ハイレゾを聴くにはマイコンが必須なのだそうだ。

これまで、良い音だと思って聴いていたハイレゾの音が実は16bitにカットされていたなんてガッカリだ。デフォルトで24bitOKにしておいて欲しかった。

7 件のコメント:

  1. デフォルトでは量子化ビットを16bitで処理する設定は、
    IISと前詰めですので誤解無きように願います。
    後詰め出せるDAIならFMT2:0=011で
    24bitで鳴ります。

    正確には「IISと前詰めでハイレゾ聞くにはマイコン必須」と言えます。

    でもIISだけ出すDAIの方が数では勝ってますから
    asoyaji様のガッカリ感よくわかります。

    返信削除
    返信
    1. そうでした。でも、後詰め出せるDAIを持ってないので試せません。残念です。

      削除
  2. >DSDは1bitなのでこれは厳密にはDSDとは言えないが、マルチビットの帯域をカバーしたLPFをかければアナログになるので、広義のDSDと言える。
    ΔΣ変調器の出力が3bitなら3bit分解能のDACが必要です。
    DSDがLPFをかけるだけでアナログ信号を取り出せるというのは
    ロジック出力のHLの2値が十分な分解能をもつDACとして利用できるためです。

    hen

    返信削除
    返信
    1. 3bit分解能のDACというのは、1bitずつLPFかけてそれを合成するのでしょうか?

      削除
  3. http://www.analog.com/library/analogdialogue/archives/39-06/data_conversion_handbook.html
    ここのchapter3の図を眺めてみてください。

    hen

    返信削除
    返信
    1. henさん
      眺めました。英語ですね。ΣΔコンバーターというのは、ΔΣのことですよね。図3.14.7にΣΔ変調器を通った後に、更に、マルチビットDACがあるんですね。これが図3.4のThe Kelvin Divider(string DAC)というやつですね。Nbitなら2^N個の抵抗とスイッチを合成してアナログ電圧を出力していることがわかります。これって最も単純なDACの基本のようなものなんですね。ありがとうございました。 こうした解説って日本語ではないんですね。

      削除
  4. マルチビットDACにはいろいろなアーキテクチャがあります。
    ストリングDACもそのひとつですがFN1242AはスイッチドキャパシタDACなので
    この資料にはちょっと異なるADCの図しか載っていません…
    ほかのDACではPCM1794などが図3.9の差動出力の電流加算型です。

    3.147図の下に面白いことが書いてありました。
    意訳するとΣΔ変調器のあとのDACには1ビットではなくMビットのDACを使うこともできるが、そのMビットDACは結局入力のNビットの精度でなければならない。ということです。
    そのためにdata directed scramblingがある。これはDEMのことでしょう。

    hen

    返信削除