BCLKをジッタクリーナー

RaspberryPIのI2S出力のうちBCLKをジッタクリーナーしてみた。タンデム基板でジッタークリーニングしているので必要ないかとも思ったが、凄い（半導体計測屋さん、sudaさん、たくぼんさん）とのことなのでやってみた。

RaspberryPIの出力を192kHzにリサンプリングしているので、出力されるBCLKは12.288MHzとなっている。そこで、ジッタクリーナーの　FRQSEL　を　HMHM　に設定する。

（1/5追記、RaspberryPiのBCLK（BならP5の3PIN、B+ならJ8の12PIN）をジッタークリーナーのCKIN+に、BCLK近くのGNDをジッタクリーナーのCKIN-に入力する。PlanNO.70、FRQTBL=L、FRQSEL=HMHM、BWSEL=HM、に設定。CKOUT1+をタンデム基板のJCCN1の7PINに、CKOUT1-をJCCN1の8PINに入力する。）（できれば、CKIN-にはBCLKを反転させた信号を入れ、CKIN+とCKIN-に差動で入力するとより効果が高いようだ。）

うおー！これりゃあびっくり。音がより静かになり、解像度が増し、力強さが増し、またふくよかさも増している。既に最高の音だったのに、これ以上良くなるなんて思いもよらなかった。もっと早く試してみればよかった。これは凄い。


（参考）
半導体計測屋さんの昨年１０月５日のブログで、「VolumioのI2SのBitCLKは、700MHｚから生成してるから1.4nsecのジッターが必ず載る」と言われていることを検証しておられる。
http://zx900a.blogspot.jp/2014/10/volumioiisbclk-700mh1.html

「ジッター輝線を見ると、立下りは毎回同じだが、立上りだけが2本に分かれる、そのズレ具合は2nsecくらいで、RMS値にすると1.4nsec位になる、ただし、ずれるのは毎回では無く、248クロック毎に一発ずれる。」とのこと。

このジッターはマスタ基板のSi5317一段だけでは完全に取り切れず、別途、RaspberryPiのBCLKをジッタークリーニングすれば、この248クロック毎の14nsecジッターを取り除くことができるということらしい。

尚、半導体計測屋さんによれば、「ジッタークリーナを2段にする場合は、初段を精細レンジにして、
後段を荒レンジにすると具合がいい」「その理由は、Si5317自身も自己ジッタを持っていて、その発生は荒レンジの方が少ないから、最終的に出てくるクロックのジッタが減る」との事。